Модуль микропроцессора

Как видно из структурной схемы рис. 45, этот модуль состоит из микропроцессора МП, тактового генератора ТГ, шинных формирователей ШФА и ШФД, устройства формирования управляющих сигналов ФУ и многоконтактного штыревого разъема ХР , с помощью которого модуль микропроцессора подключается к разъему общей шины.

Основное назначение микропроцессорного модуля — обеспечение соединений выводов микропроцессора с общей шиной. Микропроцессор устроен так, что его выходные выводы (адресные, данных и управления) нельзя непосредственно подключать к проводам общей шины, так как на всех выходах микропроцессора установлены маломощные транзисторы, которые не могут обеспечить нужную силу тока при значительной. нагрузке, подключенной к общей шине. Согласно заводским данным, каждый выходной вывод МП—К580 можно подключать только к одному входному выводу микросхем типа ТТЛ (например, серии 155 или 133). Если же требуется подключение к нескольким входам ТТЛ, то приходится дополнительно устанавливать усилитель мощности, что и делается в микропроцессорном модуле. Помимо этого, модуль микропроцессора осуществляет такие действия:

создает тактовые сигналы Ф 1 и Ф2 для микропроцессора;

выдает управляющие сигналы ЧТЗУ, ЗПЗУ, ЧТВВ и ЗПВВ;

отключает выводы адреса, данных и управления микропроцессора от общей шины при запросе внешним устройством использования (захвата) общей шины;

обеспечивает двунаправленное действие шины данных при выполнении микропроцессором режима чтение—запись;

осуществляет включение в нужный момент времени сигналов ГТ и СБР, поступающих от внешних устройств на одноименные выводы микропроцессора.

В соответствии со структурной схемой рис. 45 на рис. 12 приведена принципиальная электрическая схема модуля микропроцессора. В этой схеме функции шинных формирователей выполняют микросхемы DD5—DD12 типа К589АП16, работающие по принципу шинных формирователей, описанных в разд. 2.3, с той лишь разницей, что каждая микросхема К589АП16 производит переключение четырех, а не восьми проводов шины.

К589АШ6 (рис. 46) имеет три группы выводов: А1—А4, В1—В4 и С1—С4, а также два управляющих вывода: ВШ и ВМ. Если на оба управляющих вывода подать уровень логического нуля, то выводы А1—А4 соединяются внутри схемы формирователя с выводами В1—В4 (рис. 46, б). Таким образом, подав данные на выводы А1—А4, их можно получить на выводах В1—В4. Они будут усиленными по мощности, так как внутри схемы К589АП16 установлены усилители (на рис. 46 их не показано). Если на выводе ВМ оставить нулевой уровень, а на вывод ВШ подать уровень логической единицы, то выводы В1—В4 соединяются с выводами С1—С4 (рис. 46, в). В этом случае данные с выводов В1—В4 будут передаваться через усилители на выводы С1—С4. Если же изменить логический уровень на выводе ВМ с нуля на единицу, то независимо от того, какой логический уровень подан на вывод ВШ, выводы В1—В4 и С1—С4 переходят в высокоимпедансное состояние и отключаются от схемы (рис. 46, г). Для облегчения действий по налаживанию микропроцессорного модуля необходимо запомнить, что изменение логического уровня на управляющем выводе ВШ приводит к смене направления передачи данных, а изменение уровня на ВМ вызывает подключение или отключение выводов В1—В4 и С1—С4 от соответствующих шин. Следует иметь в виду, что в литературе нет единообразия в обозначении выводов микросхем, в частности в обозначении выводов К589АП16. Вывод ВМ часто обозначается буквами ВК или латинскими CS, а вывод ВШ — в виде ВР, УВ или DIEN (подробнее об—этом см. табл. 9 Приложения). Чтобы читатели могли привыкнуть к различным обозначениям управляющих выводов микросхем, на рис. 12 и на всех последующих принципиальных схемах выводы ВМ шинных формирователей обозначены буквами ВК, а выводы ВШ — буквами ВР.

Шинный формирователь К589АШ6 изготовлен по технологии типа ТТЛШ. Не вникая в подробности этой технологии, отметим, что величина входного тока для ТТЛШ намного меньше, чем для микросхем ТТЛ. Поэтому к каждому выходу МП—580 можно подключать не один, а несколько входов микросхемы К589АП16.

Рассмотрим теперь соединения адресных выводов А0—А15 микропроцессора (рис. 12) с контактами разъема ХР 1 . Эти соединения выполняются при помощи четырех шинных формирователей DD5—DD8 типа К589АП16, каждый из которых обеспечивает подключение четырех адресных выводов микропроцессора к адресной шине.

Шинные формирователи выполняют здесь двойную роль. Во-первых, они усиливают по мощности сигналы, поступающие от выводов А0—А15 микропроцессора, и, во-вторых, отключают свои выводы В1—В4 от общей шины по сигналу ПЗХ, возникающему на выводе 21 (ПЗХ) микропроцессора в виде уровня логической единицы. Сигнал ПЗХ подается на выводы 1 (ВК) всех четырех шинных формирователей через усилитель-повторитель, выполненный на одном элементе микросхемы DD4. Этот элемент представляет собой логическую схему 2 ИЛИ. Если обратиться к таблице истинности такого элемента, то можно убедиться в том, что сигнал на выводе 3 будет повторять входной сигнал, подаваемый на вывод 1, если на выводе 2 установлен уровень логического нуля. После того как сигнал ПЗХ микропроцессора пройдет через элемент DD4, он усиливается по мощности, и к выводу 3 элемента DD4 разрешается подключать уже до десяти входов микросхем типа ТТЛ. В нашем случае к выводу 3 подключено шесть входов ВК микросхем DD5—DD10 и один вход микросхемы DD.3.4.

На управляющие выводы 15 (ВР) всех четырех шинных формирователей , DD5—DD8 постоянно подается уровень логического нуля, путем соединения выводов ВР с выводом ОВ питающего напряжения. Поэтому шинные формирователи DD5—DD8 не могут изменять направление передачи сигналов. У них выводы А1—А4 будут соединены с выводами В1—В4, а выводы С1—С4 — не используются, на них сигналы отсутствуют. По этой причине выводы С1—С4 шинных формирователей DD5—DD8 не показаны на принципиальной схеме рис. 12.

Рассмотрим схему соединения выводов данных DO—D7 микропроцессора с разъемом ХР 1 . Эти соединения выполняются при помощи двух шинных формирователей DD9 и DD10 типа К589АП16. Здесь шинные формирователи выполняют тройную роль. Во-первых, они, как и в предыдущем случае, усиливают сигналы, поступающие с выводов D0—D7 микропроцессора; во-вторых, отключают свои выводы В1—В4 от общей шины, когда на их управляющие выводы 1 (ВК), как и на аналогичные управляющие выводы 1 (ВК) шинных формирователей DD5—DD8, поступает сигнал ПЗХ, в-третьих, шинные формирователи DD9— DD10 обеспечивают двунаправленную передачу данных при осуществлении режимов чтения или записи.

Во время режима чтения, когда микропроцессор принимает данные, на его выводе 17 (ПМ) образуется уровень логической единицы. Этот уровень поступает в усилитель-повторитель DD4, а из него на входы 15 (ВР) шинных формирователей DD9—DD10. Под воздействием уровня логической единицы, поданного на ВР, выводы В1—В4 соединяются с выводами C1— C4 и данные по. ступают из общей шины в микропроцессор для чтения.

В режиме записи на выводе 17 (ПМ) микропроцессора образуется уровень логического нуля, передаваемый через DD4 на выводы 15 (ВР) микросхем DD9—DD10. В результате этого выводы A1—А4 соединяются с выводами В1—В4 и данные из микропроцессора поступают в общую шину для последующей записи в память или устройство вывода.

Прежде чем перейти к рассмотрению схемы работы тактового

генератора ТГ и устройства формирования управляющих сигналов ФУ, необходимо ознакомиться со смыслом некоторых понятий, цикл команды, машинный цикл и машинный такт, а также усвоить некоторые характерные действия, совершаемые микропроцессором при выполнении команд программы.

Циклом команды Тц называют время, в течение которого команда выбирается из памяти и исполняется. Этот цикл реалиничное значение, временные диаграммы этих уровней условно изображают в виде фигуры, приведенной на рис. 50, а высокоимпедансное состояние отображают пунктирной линией.

Продолжим изучение принципиальной схемы микропроцессорного модуля (рис. 12), Рассмотрим, как образуются тактовые сигналы Ф 1 и Ф2. Их формирование осуществляется при помощи специальной микросхемы DD1 типа К580ГФ24. Если к выводам 14 и 15 этой микросхемы подсоединить кварцевый резонатор Z1, то на выводах 10 и 11 образуются тактовые сигналы Ф 1 и Ф2, ча­стота следования которых будет в 9 раз меньше собственной часто­ты колебаний кварца Z1 (деление частоты именно в 9 раз обуслов­лено особенностями временных соотношений сигналов внутри схемы DD 1). Для нормальной работы МП—К.580 частота тактовых сигналов Ф 1 и Ф2 должна находиться в пределах от 0,5 до 2 МГц. Таким образом, частота кварца Z1 должна быть выбрана от 4,5 до 18 МГц. В рассматриваемой микроЭВМ установлен кварц Z1, имеющий резонансную частоту 9 МГц. Следовательно, частота сигналов Ф 1 и Ф2 составляет 1 МГц, а период повторения — 1 мксек . Последовательно с кварцем Z1 включен конденсатор С 2 , обеспечивающий более устойчивую работу кварцевого генератора. Тактовые сигналы Ф1 и Ф2 с выводов 11 и 10 DD1 поступают назуется за несколько машинных циклов М (от 1 до 5 для МП—К580), а каждый машинный цикл разделяется на некоторое количество машинных тактов Т (от 3 до 5).

В колонке 6 табл. 1 системы команд МП—К580 (см. Приложение, с. 133) указано количество машинных циклов (первая цифра) и машинных тактов (вторая цифра), затрачиваемых микропроцессором на каждую команду. Для уяснения действий МП—К580 при выполнении машинных циклов, и тактов полезно обратиться к временным диаграммам.

На рис. 48 приведена временная диаграмма выполнения микропроцессором простейшей команды, обстоящей из одного машинного цикла Ml и пяти машинных тактов Т1—Т5, а на рис. 49 — выполнение более сложной команды, состоящей из трех машинных циклов Ml —МЗ и десяти машинных тактов (Т1—Т4, Т1—Т3 и Т1—Т3). Из этих диаграмм видно, что длительность машинного такта Т равна периоду следования тактовых сигналов Ф1 и Ф2.

В каждом машинном цикле М микропроцессор выполняет определенные действия. За время первого такта Т 1 он устанавливает на своих адресных выводах А0—А!5 адрес ячейки памяти, порта или стека в зависимости от того, куда он будет обращаться в данном машинном цикле. В этом же такте (Т 1 ) микропроцессор посылает на выводы данных D0—D7 сигналы о своем состоянии и о тех действиях, которые он будет совершать в текущем машинном цикле. Эти сигналы будут описаны далее, а сейчас отметим, что в машинном такте Т1 одновременно с сигналами состояния микропроцессор выдает на вывод С синхронизирующий сигнал, указывающий на начало машинного цикла. Сигнал С (синхро ) используется для управления работой отдельных устройств и узлов микроЭВМ. По времени сигналы состояния и С выдаются в течение одного машинного такта. В машинном такте Т 2 микропроцессор проверяет состояние сигналов на своих входах ГТ и ЗХ. Если на входе ГТ нет логической единицы, то микропроцессор приостанавливает свою работу и переходит в состояние ожидания. Наличие единицы на входе ЗХ заставляет микропроцессор отключиться от общей Шины и выдать сигнал на вывод ПЗХ, разрешающий внешним устройствам занять общую шину. В машинном такте ТЗ микропроцессор производит обмен одним байтом данных с памятью или портами. На временной диаграмме рис. 48 сигналы ПМ (прием) и ВД (выдача) условно показаны одновременно. На самом деле может быть выдан только один из этих сигналов, потому что микропроцессор за один машинный цикл может только передать или принять один байт данных. В последующих тактах Т 4 и Т5 микропроцессор выполняет различные внутренние межрегистровые пересылки и обработку данных в соответствии с командой. В некоторых машинных циклах эти два такта могут отсутствовать или иметь место только один машинный такт Т 4 .

В связи с тем, что логические уровни на выводах адреса А 0 — А15 и данных D0—D7 имеют в каждом разряде нулевое или едисоответствующие выводы 22 и 15 микропроцессора DD2.

Микросхема DD1, помимо основного назначения — генерирования сигналов Ф 1 и Ф2, выполняет ряд дополнительных действий. В частности, она -о беспечивает выдачу микропроцессору DD2 на его выводы 23 и 12 сигналов ГТ и СБР в нужный момент времени (в начале такта Т1), несмотря на то, что эти сигналы приходят на выводы 2 и 3 микросхемы DD1 в произвольное время.

Элементы R1 и С 1 служат для автоматического сброса в исходное состояние счетчика команд микропроцессора при каждом включении питающего напряжения. Происходит это так. Конденсатор С 1 при включении питания разряжен, поэтому на выводе 2 (СБР) микросхемы DD1 имеется нулевой уровень. Этот уровень передается через внутреннюю схему DD1 на ее вывод 1 (СБР) и далее на вывод 12 (СБР) микропроцессора DD2, в результате чего счетчик команд DD2 устанавливается в нулевое состояние и микропроцессор может начать выполнение программы с нулевой команды. Затем конденсатор С 1 заряжается через резистор R1 и на выводе 2 микросхемы DD1 образуется логическая единица,— сигнал СБР автоматически прекращает свое действие. Микросхема DD1 формирует также специальный сигнал СТРОБ, используемый для управления работой различных узлов микроЭВМ. Сигнал СТРОБ совпадает по времени с сигналами С и Ф2.

Перейдем к рассмотрению наиболее сложной части микропроцессорного модуля, выполняющего формирование сигналов ЧТЗУ, ЗПЗУ, ЧТВВ и ЗПВВ.

Промышленность выпускает специальные БИС типа KP580BKJ28 и КР580ВК38, позволяющие получить эти четыре управляющих сигнала. Учитывая дефицитность указанных БИС, на рис. 12

приведен один из вариантов схемы формирования сигналов ЧТЗУ, ЗПЗУ, ЧТВВ и ЗПВВ, составленный при помощи набора более доступных типов микросхем.

Обычно формирование управляющих сигналов ЧТЗУ, ЗПЗУ, ЧТВВ и ЗПВВ осуществляют путем использования сигналов состояния, кратковременно выдаваемых микропроцессором на выводы данных в начале каждого машинного цикла. Сигналы состояния для МП—К580 сведены в табл. 3.1. В левой колонке таблицы эти сигналы описаны, а в правых — указаны логические уровни (1 или 0), возникающие на выводах данных D0—D7 микропроцессора для каждого сигнала. В литературе совокупность из восьми логических уровней, сигнала состояния называют словом состояния.

Все десять слов состояния, приведенных в табл. 3.1, используют лишь в микроЭВМ достаточно сложной структуры. В более простых микроЭВМ применяют только некоторые слова состояния, а в словах часто используют не восемь, а меньшее количество разрядов.

В описываемой микроЭВМ для формирования сигналов ЧТЗУ, ЧТВВ, ЗПЗУ и ЗПВВ. используют четыре слова состояния (2, 3, 5 и 6 из табл. 3.1.), а в этих словах — четвертые, шестые и седьмые разряды (сигналы состояния, возникающие на выводах D4, D6 и D7 микропроцессора DD2).

Помимо этих сигналов дополнительно применяют сигналы ПМ и ВД, выдаваемые микропроцессором. Поступают так потому,. что сигналы состояния нельзя непосредственно использовать в качестве управляющих режимом чтения или записи. Эти сигналы весьма кратковременные и появляются, они не тогда, когда микропроцессор должен выполнять чтение или запись. Сигналы состояния появляются в. первом машинном, такте (Т 1 ),а чтение — запись выполняется в третьем (ТЗ),. Поэтому сигналы состояния приходится улавливать в такте Ti и где-то запоминать, чтобы в такте ТЗ использовать для управления. Запоминание сигналов выполняется при помощи триггеров (DD13 на рис. 12), а их выдача в такте ТЗ путем дополнительного применения сигналов ПМ. и ВД, действующих (как это видно из временной диаграммы рис. 48в третьем машинном, такте.

Используя принципиальную схему рис. 12, рассмотрим подробнее, как это происходит.

Сигналы состояния, возникающие на выводах D4, D6 и D7 микропроцессора DD2, нельзя непосредственно подавать на входы Dl , D2 и D3 триггеров. DD1.3, так как ко входам D0—D7разрешается подключать только один вход микросхемы типа ТТЛ, а к ним уже подключены входы микросхем DD9 и DD10. Поэтому на пути прохождения сигналов состояния устанавливают микросхему DD12 типа ТТЛШ, выполняющую роль усилителя.

При поступлении на входы С1—С2 триггера DD 13 положительного сигнала СТРОБ (в виде уровня 1) первый триггер DD 13 запоминает и выдает на выход Q 1 сигнал состояния, сообщающий о чтении данных из памяти (ЧТЗУ), второй триггер запоминает и выдает на Q 2 сигнал о чтении данных из порта (ЧТВВ), третий триггер выдает на Q 3 сигнал, извещающий о записи, данных в порт (ЗПВВ). Однако эти сигналы тоже нельзя использовать в качестве управляющих режимом чтение—запись, так как они, запомнившись в триггерах, действуют на выходах Ql , Q2 и Q3 на протяжении всего машинного цикла, а нам они нужны только в такте Т3. Поэтому используется сочетание этих сигналов состояния и сигналов ПМ и ВД, выдаваемых микропроцессором в такте Т3. Для этого используют четыре элемента 2И—НЕ микросхемы DD14.

Согласно таблице истинности, элемент 2И разрешает прохождение сигнала, поступающего на его вход 2, и выдает этот сигнал на выход 3 только тогда, когда на входе 1 имеется уровень логической единицы. Поэтому, подавая на вход 2 элемента DD14 сигнал состояния из Q1, извещающий о чтении данных из памяти, а на вход 1 — уровень логической единицы сигнала ПМ, мы на выходе 3 элемента DD14 получим нужный нам сигнал управления ЧТЗУ. Причем получим его именно в такте ТЗ, когда на схеме 2И элемента DD14 совпадут по времени действия сигнал ПМ и сигнал состояния, поступающий из Q1.

Кроме того, получим сигнал ЧТЗУ в инверсном виде, о чем свидетельствует черта над его обозначением.

Аналогично формируется сигнал чтения из порта (ЧТВВ). Для этого на вход 12 элемента DD14 подают сигнал состояния из Q2 (Чтение данных из порта), а на вход 13 сигнал ПМ. Тогда на выходе 11 образуется управляющий сигнал ЧТВВ. Для формирования управляющих сигналов записи используют два нижних элемента микросхемы DD14. На входы 4 и 5 подают соответственно сигналы состояния из Q3 (Запись данных в порт) и сигнал ВД. При этом на выходе 6 выдается управляющий сигнал ЗПВВ. Так как на вход 5 должен подаваться сигнал в виде логической единицы, а из микропроцессора сигнал ВД поступает в виде логического нуля, то установлен инвертор DD3.3.

Для формирования сигнала, управляющего записью в память, следовало бы использовать пятое слово состояния (ЗПЗУ). Однако, как это видно из табл. 3.1, оно отличается от шестого (ЗПВВ) только тем, что в разряде D4 содержится нуль вместо единицы. Поэтому, инвертируя при помощи микросхемы DD3.2 сигнал, находящийся на Q3 (ЗПВВ), получаем пятое слово состояния (ЗПЗУ), подав которое на вход 9 элемента DD14, можно получить на выходе 8 управляющий сигнал ЗПЗУ, если на вход 10 подать сигнал ВД.

Сформированные сигналы ЧТЗУ, ЗПЗУ, ЧТВВ и ЗПВВ с инверсных выходов 3, 8, б и 11 микросхемы DD14 поступают в виде уровня логического нуля на входы A3—А4 шинного формирователя DD11, а с его выходов В1—В4 на контакты разъема ХР 1 общей шины. Управляющие выводы ВК DD11 соединены с управляющими выводами ВК всех остальных шинных формирователей (DD5—DD10) микропроцессорного модуля, что позволяет с приходом сигнала ПЗХ отключать от общей шины не только выводы данных и адреса микропроцессора, но и управляющие сигналы ЧТЗУ, ЗПЗУ, ЧТВТГ и ЗПВВ.

Сигнал ПЗХ, помимо управления шинными формирователями микропроцессорного модуля, применяется для управления и другими узлами микроЭВМ. С этой целью он инвертируется микросхемой DD3.4, усиливается микросхемой DD12 (вход А4—выход В 4 ) и поступает в виде уровня логического нуля (сигнал ПЗХ) на контакт Б5 разъема ХР1 общей шины.

В заключение отметим, что из общей шины (из контакта Б 6 разъема ХР1) приходит сигнал ЗХ, запрашивающий у микропроцессора разрешения на захват шин. Этот сигнал приходит в виде уровня логического нуля, а в микропроцессор DD2 (на его вывод 13) он должен поступать в виде уровня логической единицы. Для инвертирования сигнала ЗХ установлена микросхема DD3.5.

Рассмотренный микропроцессорный модуль имеет некоторые схемные излишества. Как мы узнаем из раздела 3.2, выполнение простейших учебных действий микроЭВМ можно достичь при помощи более простой схемы микропроцессорного модуля. Вместе с тем, если учитывать дальнейшее совершенствование собираемой микроЭВМ, то следует стремиться к изготовлению микропроцессорного модуля по схеме рис. 12. Это избавит от необходимости переделывать схему и добавлять новые элементы при последующей модернизации.