Блок оперативной памяти на 4096 бит

Предлагаемый блок предназначен для совместной работы с клавиатурным датчиком, электронным ключом или любым другим устройством, формирующим код Морзе и синхронизированным тактовым импульсом. Он позволяет производить запись или считывание информации (телеграфного кода Морзе) со скоростью от 30 до 1000 знаков в минуту (скорость определяется частотой тактовых импульсов). Объем оперативной памяти — 4096 бит (около 320 знаков). Блок также формирует паузы между знаками, концом и началом считывания информации.

Блок оперативной памяти, схема которого показана на рис. 1, состоит из узла памяти (микросхемы DS1 — DS4), двенадцатиразрядного адресного делителя (микросхемы DD6 — DD8), формирователя паузы между знаками (элементы DD1, DD2.1, DD2.2), формирователя паузы в конце записи (микросхема DD9), дешифратора (микросхема DD5, элементы DD10.1, DD10.2), ждущего мультивибратора (элементы DD3.2, DD3.3). Остальные микросхемы участвуют в управлении режимами работы блока и формировании входного и выходного сигналов.

На входы блока подают три сигнала: телеграфный код (штепсель ХРЗ), тактовый импульс (штепсель ХР2) и строб 1 (штепсель ХР1). Для осуществления записи информации в оперативную память сначала кнопкой SB3 Сброс устанавливают в исходное состояние адрес- . ный делитель на микросхемах DD6 — DD8. Затем нажимают кнопку SB2 Запись. При этом на вход элементов DD2.3 и DD4.1 подается сигнал логического 0. Сигнал логической 1, поступивший на вход 10 элемента DD2.4, разрешает Проход тактового импульса на входы элемента DD3.1.

Запуск ждущего мультивибратора осуществляется тактовым импульсом, поступившим с выхода 3 элемента DD3.1. Длительность сформированного тактового импульса зависит от емкости конденсатора СЗ и сопротивления резистора R5. С выхода элемента DD3.3 сформированные тактовые импульсы поступают на входы 14 микросхем DD6 и DD9 и вход 5 элемента DD4.2.

Первые десять выходов адресного делителя соответственно соединены с адресными входами микросхем DS1 — DS4. С выхода 6 элемента DD4.2 сигнал записи поступает на входы 3 микросхем DS1 — DS4. На входы 11 микросхем памяти через элемент DD3.4 поступает информация (телеграфный код). Запись информации осуществляется в ту микросхему памяти, на которой на. входе 13 имеется логический 0. Запись информации осуществляется поочередно в каждую микросхему памяти. Работой микросхем памяти управляет дешифратор, собранный, на микросхеме DD5 и элементах DD10.1, DD10.2. Если на выходах 8 и 11 микросхемы DD8 имеются логические 0, то запись осуществляется микросхемой DS1 потому, что на ее вход 13 поступает потенциал логического 0. Если на выходе 8 микросхемы DD8 имеется логическая 1 и на выходе 11 — логический 0, то запись осуществляется микросхемой DS2, потому что на ее вход 13 поступает логический 0 с выхода 8 элемента DD5.4 и т. д. Таким образом используя сигналы И и 12 разрядов адресного делителя, дешифратор управляет поочередной работой микросхем памяти...

Формирователь паузы собран на элементах DD1.1, DD1.2, DD2.1 и DD2.2. На его вход (ХР1) подается положительный импульс (строб /), длительность которого равна времени формирования знака. Этот импульс инвертируется и подается на вход 4 элемента DD2.2. На вход 5 этого же элемента подается второй импульс, задержанный относительно первого по времени. Он формируется триггерами DD1.1 и DD1.2 из тактовых импульсов. Таким образом на выходе 6 элемента DD2.2 формируется строб 2, длительность которого равна сумме длительности строба 1 и длительности паузы между знаками. Строб 2 через контакты секции SB1.2 кнопки SB1 поступает на выход блока (гнездо XS1).

Этот строб используется в клавиатурном датчике для разрешения прохода тактового импульса на блок оперативной памяти. При отсутствии, тактового импульса запись информации в ячейки памяти микросхемами DS1 — DS4 не производится. Это позволяет производить запись знаков с большим интервалом времени, а при считывании этой же информации будет автоматически формироваться пауза между знаками, соответствующая длительности тире.

Таким образом описываемое устройство формирует паузы между знаками и при этом рационально используются ячейки памяти микросхем DS1 — DS4.

Для осуществления считывания информации необходимо нажать кнопку SB1 Считыв .. При нажатии и от жатии кнопки SB3 Сброс считывание информации производится с начала записи. В режиме Считыв . тактовый импульс поступает на входы 14 микросхем DD6 и DD9, а на входы 3 микросхем DS1—DS4 поступает сигнал логической 1, который обеспечивает режим работы Считыв . в микросхемах памяти. С выходов 12 микросхем DS1 — DS4 информация поступает на логические элементы DD10.3 и DD10.4. Если на входах 2 и 3 микросхемы DD9 отсутствует телеграфный код на про тяжении 8 тактов, то на выходе 11 этой же микросхемы формируется импульс сброса триггеров адресного делителя в исходное состояние. Таким образом считывать информацию, записанную в памяти микросхем DS1 — DS4, можно много раз.

Стирание информации в ячейках памяти этих микросхем осуществляется при повторной записи или выключении напряжения питания.

Сигнал, поступающий на гнездо XS3, используется в клавиатурном датчике для организации световой сигнализации об окончании памяти емкостью 2048 бит.

Налаживание блока оперативной памяти начинают при отключенном формирователе паузы между знаками (отключают провод от выхода 6 элемента DD2.2 и подают на штепсель ХР2 тактовый импульс). При нажатой кнопке SB2 Запись с помощью осциллографа проверяют наличие импульсов на выходе 8 элемента DD2.4, выходе 3 элемента DD3.1, выходе 8 элемента DD3.3, выходе 6 элемента DD4.2, входах 14 микросхем DD6, DD9 и входах 3 микросхем DS1 — DS4. Затем проверяют работу адресного делителя и наличие сиг налов на адресных входах АО — А9 микросхем DS1 — DS4.

Работу дешифратора проверяют следующим образом. Если на выходах 8 и 11 микросхемы DD8 логические 0, то на входе 13 микросхемы DS1 также должен быть логический 0, а на входах 13 микросхем DS2 — DS4— логическая 1. В дальнейшем при появлении логической 1 на входе 13 микросхемы DS1 должен появиться логический 0 на входе 13 микросхемы DS2 и т. д. При выполнении описанных условий и при подаче на выходы 11 микросхем DS1 — DS4 информации будет производиться запись в ячейки памяти.

В режиме Считыв . проверяют наличие, логической 1 на входах 3 микросхем DS1 —DS4 и наличие информации на гнезде XS2 Выход кода. На заключительном этапе настройки блока подключают формирователь паузы между знаками и наблюдают пачки импульсов (тактовых) на выходе элемента DD3.1 в режиме Запись. При считывании информации наблюдают на гнезде XS2 по осциллографу длительность точки, тире, паузы между импульсами знака и паузы между знаками.

Блок оперативной памяти может работать совместно с тренажером, описание которого опубликовано в выпуске № 82 сборника В помощь радиолюбителю.

Вначале блок оперативной памяти . тренажера (см. рис. 4 на с. 16 ВРЛ № 82) отключают. Затем к нему подключают описанный здесь блок памяти: штепсе-ли ХР1, ХР2 и гнездо XS1 соединяют соответственно с выводом 8 микросхемы D4, с выводом 8 элемента D11.1 и с выводом 13 элемента D11.1 формирователя кода (см. рис. 3), а штепсель ХРЗ и гнезда XS2, XS3 соединяют соответственно с выводом 8 элемента D3.3, с выводами 9 и 10 элемента D3.3 и штепселем Х2 имитатора помех (см. рис. 5).

Работу тренажера проверяют во всех режимах с помощью осциллографа, подключенного к гнезду Х8 или Х7 имитатора помех, предварительно изучив его принцип работы по материалам настоящей статьи и статьи Тренажер радиотелеграфиста.