Элементы цифровой техники

В последние годы заметно повысился интерес радиолюбителей к цифровой технике. И это не случайно:- ее элементы находят широкое применение в измерительной технике, телевидении и связи, вычислительной технике, а также в других областях науки, техники и производства. Некоторые цифровые устройства, например счетчики, секундомеры, электроизмерительные приборы, уже сейчас внедрены в учебные процессы". Цифровых приборов становится все больше на выставках творчества радиолюбителей-конструкторов ДОСААФ.

В статье речь пойдет об учебно-демонстрационных пособиях, способствующих усвоению принципа работы, элементов цифровой техники.

В комплект учебно-демонстрационных пособий входят полусумматоры, мультипликаторы, триггеры, эмиттерные повторители и другие элементы цифровой техники, построенные на базе распространенных дискретных компонентов. Индикация их состояний осуществляется лампами накаливания. Все устройства питаются от низковольтных источников постоянного тока, что обеспечивает безопасность работы с ними. Оформлены они в виде плоских функциональных модулей на однотипных платах единых габаритов. Будучи соединенными между собой, элементарные устройства образуют более сложные — модели двоичного сумматора и двоичного мультипликатора. Они предназначены для демонстрации и изучения принципа действия арифметических устройств, в частности, операций сложения и умножения в двоичной системе счисления.

Для расширения учебно-демонстрационных возможностей применены устройства параллельного (одновременного) действия, не содержащие элементов оперативной памяти. Благодаря этому исходные числа и их разряды можно вводить в произвольном порядке и по выбору наблюдать накопление результата по мере ввода данных или сразу получать окончательный результат. В устройствах предусмотрена индикация состояний на промежуточных этапах вычислений: при сложении — образование суммы и осуществление переноса в старший разряд, с возможностью записи результата в регистр для запоминания и хранения; при умножении — образование частичных произведений разрядов сомножителей. Двоичная система счисления. В арифметических и логических устройствах цифровой техники используется преимущественно двоичная система счисления, содержащая всего две цифры — 0 и 1. Арифметические действия с, двоичными числами такие же, как и с десятичными, причем переполнение младшего разряда результата "сопровождается переносом 1 в старший разряд.

позволяют производить вычисления и с многоразрядными двоичными числами.

Представление двоичных цифр низким и высоким уровнями напряжения в сочетании с исключительной простотой таблиц сложения и умножения позволяют строить элементы цифровой техники на транзисторах, работающих в ключевом, режиме. В таком режиме транзистор, как известно, может находиться в одном из двух состояний: открытом иди закрытом. Существенное различие этих состояний транзисторов обеспечивает безошибочное распознавание соответствующих им цифр 0 или 1. В связи с тем что в устройствах используются транзисторы структуры р-п-р, принята отрицательная логика, при которой логическому 0 соответствует напряжение -(0,3-0,4) В, а логической 1 — напряжение

0—(-0,1) В. Разность уровней напряжения 0 и 1 составляет примерно 0,2 В/что вполде достаточно для их различения элементами устройств, Информация, обрабатываемая цифровыми устройствами, описывается логическими переменными, обозначаемыми буквами A, В

и т. д., которые могут принимать значения двоичных I цифр 0 и 1. От переменных образуются простые логические функции — отрицание (инверсия) А, В, сложение (дизъюнкция) А + В, умножение (конъюнкция) АВ, а также сложные функции, т. е. функции от функций. Значения функций, реализуемых в цифровых устройствах, выражают логическими 0 и 1, соответствующими низкому и высокому уровням напряжения.

Мультипликатор. Функция произведения П = АВ одноразрядных сомножителей образуется на выходе мультипликатора — цифрового устройства, выполненного по схеме, изображенной на рис. 1, а. Транзисторы V1—V3, включенные по схеме ОЭ, инвертируют напряжения, поступающие на их базы. Напряжения, соответствующие сомножителям А и В, подают на базы транзисторов V1,

Рис. 1. Мультипликатор:

а — принципиальная схема; б — таблица состояний; в — условное обозначение

Рис. 2. Полусумматор;

а — принципиальная схема; б — таблица состояний; е —условное обозначение

V2, и на их коллекторах получаются инверсии А и В. А так как коллекторы этих транзисторов соединены и имеют общую _нагрузку, на них образуется дизъюнкция инверсий А + В, которая, как нетрудно проверить подстановкой логических 0 и 1, равна инверсии конъюнкции АВ. Эта функция инвертируется транзистором V3, в результате чего получается искомое произведение Я = АВ = АВ,

Выходная функция Я мультипликатора описывается таблицей состояний (таблицей истинности), приведенной на рис. 1, б, полностью совпадающей с двоичной таблицей умножения.

В дальнейшем, для упрощения схем элементов цифровых устройств, мультипликаторы на них изображаются условно, по рис. 1, е. Цифры у соединительных линий совпадают с номерами выводов на монтажной плате, описываемой ниже. Показанный на рис. 1, в вывод 4 инвертированного выхода Я используется только для контроля исправности мультипликатора.

Полусумматор и сумматор. Полусумматор представляет собой цифровое устройство с двумя входами слагаемых Л, В и двумя выходами суммы S и переноса Р в старший разряд суммы 1 при переполнении младшего разряда. Таблице сложения двоичных чисел соответствуют логические функции 5 ~ АВ -f- АВ и Р —АВ, где А и В могут быть логическими 0 или 1. В полусумматоре, изображенном на рис. 2, а, функцию логических элементов для получения суммы S выполняют транзисторы VI и V2, которые инвертируют напряжения, поступающие на их базы, и не инвертируют напряжения, поступающие на эмиттеры. Напряжение со входа А подается на эмиттер транзистора VI, а со входа В — на его базу. В результате на коллекторе транзистора получается конъюнкция АВ. Таким же образом реализуется конъюнкция АВ на коллекторе . транзистора V2. Поскольку коллекторы транзистора VI и V2 соединены между собой, _на выходе S получается дизъюнкция конъюнкций АВ + АВ.

Транзисторы V3—V5 образуют мультипликатор, аналогичный" описанному выше. Поэтому на выходе переноса Р получается конъюнкция АВ.

Действие полусумматора описывается таблицей со-. стояний, приведенной на рис. 2, б, в которой отображены все возможные сочетания слагаемых А и В и соответствующие им значения функций S и Р.

Условное обозначение полусумматора изображено на рис. 2, е. Вывод 6 инвертированного выхода Р используется только для. контроля работоспособности полусумматора.

При сложении многоразрядных двоичных чисел полусумматор может быть использован только в первом разряде. В старших же разрядах необходимо обеспечить возможность сложения двух слагаемых, а также переноса, поступающего из предыдущего разряда, т, е. трех двоичных, чисел, которые могут принимать значения О или 1. Для этого используют трехвходовое суммирующее устройство — сумматор (полный сумматор).

Существуют различные способы построения сумматоров из более простых элементов. В частности, сумматор может быть образован из двух полусумматоров, соединенных, как показано, на рис. 3,., а. На входы 4 и 3 полусумматора D1 подают слагаемые А и В — напряжения, соответствующие значениям цифр в данном разряде слагаемых. Их сумма с выхода 1 этого полусумматора и перенос С из предыдущего разряда поступают ца аналогичные входы полусумматора D2. На его выходе S получается результат сложения А, В и С в данном разряде. Что же касается переноса в следующий разряд, то он происходит при переполнении сумматора, которое, в зависимости от значений Л, В и С, может произойти в полусумматорах D1 или D2. Поэтому сигнал переноса снимается с соединенных вместе выходов Р обоих полусумматоров и возникает при переполнении любого из них. При таком соединении выходная функция Р сумматора является дизъюнкцией переносов на выходах полусумматоров.

Таблица состояний сумматора для всех возможных сочетаний значений Л, В и С приведена на рис. 3, б. - Эмиттерный повторитель. При построении цифровых устройств возникает необходимость электрического со-гласования соединяемых элементов. Б ряде случаев высокоомный выход элемента должен быть связан с низ-коомным входом одного или нескольких последующих элементов Поэтому для подключения низкоомных нагрузок приходится применять эмиттерный повторитель, обладающий относительно высоким входным и малым выходным сопротивлениями.

По конструктивным соображениям целесообразно объединять два эмиттерных повторителя, как показано на схеме рис. 4, а. Малые сопротивления резисторов в цепях эмиттеров позволяют подключать к ним низкоомные нагрузки.

Рис. 3. Сумматор, составленный из двух полусумматоров: а—схема; б — таблица состояний

Выходные функции S и Р эмиттерных повторителей совпадают с соответствующими входными S и Р (см. таблицу состояний на рис. 4, б). Условное обозначениё сдвоенного эмиттерного повторителя показано на рис. 4, в. Индикатор. Индикатор состояний цифровых устройств (рис. 5, а) представляет собой. трехкаскадный усилитель

Рис. 4. Эмиттерный повторитель:

а — принципиальная схема; б — таблица состояний; в — условное обозначение.

Рис. 5. Индикатор:

а — принципиальная схема; б — условное обозначение

постоянного тока на транзисторах VI—V3, включенных по схеме ОЭ. Транзистор VI — предварительный усилитель. В коллекторные цепи транзисторов V2 и V3 усилителя мощности включены лампы накаливания H1 и Н2 — индикаторы 1 и О. При поступлении на вход 1 низкого напряжения транзисторы V1 и V8 закрыты, a V2 открыт — светится лампа H1, Цеди же низкое напряжение не подано на вход 1, то светится лампа Н2, так как в это время транзисторы V1 и V3 открыты, а транзистор V2 закрыт.

Рис. 6. Триггер:

а — принципиальная схема; б — таблица состояний; а — условное обозначение

Вспомогательные вход О и Выход. 1 индикатора используют лишь для контроля исправности устройства, поэтому, на его условном обозначении (рис. 5, б) они не показаны.

Сброс показаний триггера на О -тт запись 0.?-производят кратковременным отключением эмиттера транзистора УЗ (вход R) от положительного полюса источника питания.

Зависимость выходной функции триггера F от значений переменных R, V, S и предшествующего значения F0 приведена в таблице-состоянии (рис. 6, б). Обозначение, триггера на схемах показано на рис. 6, в. Знаком X в таблице обозначена нечувствительность триггера к сигналу по данному входу при указанных уровнях сигналов на других входах.

Коммутатор. Коммутаторы служат для ввода в цифровые устройства числовых данных, переключений в цепях индикации, источников питания и т. д.

Коммутатор, собранный. Рис 7. Коммутатор:

по схеме рис. 7, а, состоит из переключателя S1, одна из секций которого (S1.1) замыкает цепи управления, а вторая (S1.2) переключает индикаторные лампы HI . (1) и Н2 (0). Условное обозначение коммутатора показано на рис. 7, б.

Конструкция и проверка модулей. Монтаж описанных здесь элементов цифровой техники показан на рис. 8. Все элементы выполнены в виде плоских модулей на платах размерами 100 X 70 мм из гетинакса толщиной 2 мм. В плате коммутатора вырезано окно размерами . 30 X 18 мм под корпус переключателя S1 (тумблеТр ТШ-2). Одинаковые платы целесообразно обрабатывать одновременно, и отверстия в них сверлить с помощью платы-кондуктора. Выводы транзисторов и резисторов изогнуты, залужены и пропущены сквозь отверстия диаметром J,5 мм. Лампы индикатора, триггера и коммутатора крепят к платам проволочными скобами, припаянными к цоколям и служащими их выводами. Расстояние между осями ламп, 40 мм. Переключатель коммутатора крепят отрезком провода, охватывающим втулку, и дополнительно монтажными проводниками, припаянными к выводным лепесткам.

Монтаж" выполнен отрезками изолированного луженого провода диаметром 0,7 мм. На рис. 8 соединительные проводники, находящиеся с обратной стороны плат, по казаны штриховыми линиями. Соединения сделаны скруткой монтажных проводников с выводами деталей с последующей их пропайкой.

Выводы модулей образованы продолжениями монтажных проводников, пропущенных через отверстия в платах и скрученных втрое. Выправленные и пропаянные выводы выступают снизу плат на длину 15 мм.

Возможен печатный монтаж на платах из фольгированного материала. В таком случае надо скорректировать токонесущие проводники так, чтобы они не пересекались.

Рис. 8. Монтажные схемы элементов:

а — мультипликатора; б — полусумматора; в — эмиттерного повторителя; г— индикатора; О — триггера; е — коммутатора

Транзисторы П403 можно заменить транзисторами серий П401, П402, П416, П422, П423, а МП39 — транзисторами МП25, МП26, МП40, МП41, МП42. Лампы накаливания могут быть МН2,5-0,068 или МН 1-0,068. Резисторы любых типов.

Смонтированные модули, в которых использованы заведомо исправные детали, обычно не требуют налаживания. Тем не менее желательно проверить действие каждого модуля для обеспечения надежной и устойчивой работы, собираемых из них более сложных устройств. Подключив к модулю источник питания напряжением 1,1—1,5 В, например элемент 373, и ничего не подключая ко входу, что соответствует уровню 0, вольтметром постоянного тока с относительным входным сопротивлением не менее 5 кОм/В измеряют напряжение на выходе. Затем на вход, соединив его с положительным полюсом источника питания, подают уровень 1. Работу модуля при различных сочетаниях значений входных переменных оценивают, руководствуясь таблицей его состояний. Наиболее вероятная причина возможных неисправностей— использование в модуле плывущего транзистора (из-за большого обратного тока коллекторного перехода).

О работоспособности индикаторов и триггеров можно судить по свечению их ламп накаливания. Следует, однако, иметь в виду, что яркость свечения даже однотипных ламп неодинаковая: В связи с этим для каждого модуля желательно подобрать лампы примерно одинаковой яркости свечения.

Двоичный сумматор. Схема модели двоичного „сумматора, предназначенного для демонстрации и изучения принципа действия, арифметических устройств, приведена на рис. 9. Он содержит элементы ввода слагаемых, суммирующее устройство, индикаторы суммы, регистр суммы и элементы управления.

Систему ввода образуют коммутаторы D1, D6, D10 и D15, р помощью которых на входы суммирующего устройства подают напряжения, соответствующие уровням 0 и 1. Индикация вводимых слагаемых осуществляется лампами накаливания при замыкании цепи питания ламп коммутатором индикации D19. При выключенной индикации значения вводимых слагаемых определяют по положению ручек тумблеров коммутаторов D1, D6, D10, D15, Суммирующее устройство производит сложение чисел, которые могут вводиться в него поочередно или поразрядно.

Рис. 9. Принципиальная схема модели двоичного сумматора

Сложение в первом разряде осуществляется полусумматором D2, на входы которого подают напряжения от коммутаторов D1 и D10. Сложение во втором разряде производится сумматором, образованным полусумматорами D7 и D11. На входы сумматора поступают напряжения от коммутаторов D6 и D15, а также перенос из первого разряда — с выхода переноса полусумматора D2 (через эмиттерный повторитель D3). В сумматоре получается значение второго разряда вычисляемой суммы и перенос ее в третий разряд. Для устранения влияния нагрузок на полусумматоры применены эмиттерные повторители D3, D12, что обеспечивает возможность работы суммирующего устройства на разветвленные низкоомйые нагрузки.

Индикаторы сумм каждого разряда D4, D8, D13 связаны с выходами соответствующих эмиттерных повторителей. Результаты сложения отображают лампы накаливания индикаторов при замыкании цепи их питания коммутатором D19.

Регистр суммы служит для записи и хранения результата сложения с помощью триггеров D5, D9, D14, на установочные входы которых поступают напряжения от эмиттерных повторителей. Запись результата в регистр производится после подачи на разрешающие входы триггеров отрицательного напряжения с коммутатора D18. Если затем разомкнуть контакты переключателя коммутатора D18, то записанное число будет храниться в регистре независимо от последующих изменений состояния суммирующего устройства. Для сброса показаний триггеров на О, т. е. для стирания записи, служит коммутатор D17. Индикация состояния регистра-лампами накаливания его триггеров не зависит от коммутатора D19 и сохраняется при размыкании контактов его переключателя. Эти особенности модели двоичного сумматора позволяют отображать на индикаторах суммы результат текущих, а в регистре —предшествующих вычислений, т. е. использовать регистр в качестве простейшего запоминающего устройства".

Питание модели осуществляется через коммутатор D16 от источника постоянного тока напряжением 1,3—1,5 В, подключаемого к зажимам X1 и Х2. Можно использовать аккумуляторы. НКН-22, НКН-10 или элементы 373, соединяя их в батареи.

Элементы модели двоичного сумматора смонтированы на гетинаксовой плате размерами 300 X 200 X 2 мм (рис. 10). В плате просверлены отверстия диаметром 3 мм для выводов устанавливаемых на ней модулей. Соединения выполнены луженым проводом диаметром 1 мм.

В коммутаторах D16 и D19 необходима только индикация их включения. Поэтому ламп накаливания Н2 (по рис. 7, а и рис. 8. е) в них нет.

Рассмотрим порядок управления моделью двоичного сумматора и процессы, происходящие в нем, при сложении двухразрядных чисел, например 11+10 = 101 (что соответствует 3 + 2 — ,5 в десятичной системе счисления).

Рис. 10. Модель двоичного сумматора: а — монтажная схема; б — панель управления

Подготовка к работе. Коммутаторы питания D16 и индикации D19 устанавливают в положение Включено, коммутаторы ввода D1, D6, D10 и D15 — в положение О, коммутатор D18 — в положение Хранение; коммутатор D17 устанавливают сначала в положение Сброс, а затем в положение Хранение. После этого все идикаторы модели показывают О.

Ввод первого слагаемого. Коммутаторы D1 и D6 устанавливают в положение 1. На вход А полусумматора D2 поступает уровень 1, а, на вход В—.0. На выходе 5 этого полусумматора получается уровень 1, который через эмиттерный повторитель D3 поступает на вход индикатора D4 и вход 5 триггера D5. На вход А полусумматора D7 поступает уровень 1, а на вход В — 0. На входе S полусумматора D7 получается уровень 1, который передается на вход А полусумматора D11. С выхода S этого полусумматора уровень 1 через эмиттерный повторитель D12 поступает на вход индикатора D8 и вход 5 триггера D9. Индикаторы D4, D8 и D13 показывают введенное слагаемое 011. Триггеры же D5, D9 и D14 показывают 000, так как на их входы V не поступает напряжение, разрешающее запись.

Ввод второго слагаемого. Коммутатор D10 оставляют в положении 0, a D15 переводят в положение 1. При поступлении уровня 1 на вход В полусумматора D7, на входе А которого уже действует уровень 1, на го выходе S появляется уровень 0. Это приводит к появлению уровня 0 и на выходе S полусумматора D11. Он передается через эмиттерный повторитель D12 на вход индикатора D8 и вход S триггера D9. Наличие уровня 1 на входах А и В полусумматора D7 вызывает на его выходе Р уровень 1, который через вывод 4 эмиттерного повторителя D12 подается на вход индикатора D18 и вход S триггера D14. Теперь индикаторы D4, D8 и D13 показывают результат сложения — число 103.. Триггеры D5, D9 и D14 по-прежнему показывают 000.

Запись результата в регистр. Коммутатор D18 переводят в положение Запись, и на входы У триггеров поступает напряжение разрешения записи. При этом в регистр записывается результат 101.

Хранение результата. Коммутатор D18 возвращают в положение Хранение. После этого можно вводить другие числа, производить их сложение, выключать индикацию, но записанный результат 101 продолжает сохраняться в памяти регистра.

Стирание записи. Коммутатор D17 переводят в положение Сброс и возвращают -в положение Хранение. Триггеры показывают 000, т. е. регистр освобождается от хранившегося в нем числа.

Монтажная схема, и панель управления макета двоичного сумматора показаны на рис. 10.

Модель двоичного мультипликатора. Модель, предназначенная для демонстрации и изучения принципа умножения двоичных чисел, представляет собой специализированное арифметическое устройство параллельного действия.

Для обоснования структуры модели рассмотрим, в качестве примера, умножение двухразрядных чисел 11 11 = 1001 (соответствует 3X3 = 9 в десятичной системе счисления). Процесс умножения при общепринятой записи в столбик состоит из следующих этапов:

Первый разряд полного произведения совпадает с частичным произведением первых разрядов множителя и множимого. Поэтому он может быть получен на выходе одноразрядного мультипликатора, на входы которого поданы уровни, соответствующие значениям первых разрядов множителя и множимого. Для вычисления второго разряда полного произведения нужно найти частичные произведения первого разряда множителя на второй разряд множимого и второго разряда множителя на первый разряд множимого с помощью двух мультипликаторов, а их выходы соединить со входами полусумматора. На его выходах будут получены сумма (второй разряд полного произведения) и перенос в третий разряд, в который входит также частичное произведение вторых разрядов множителя и множимого. Это частичное произведение находят с помощью мультипликатора а сложение осуществляется вторым полусумматором. На его выходах получаются сумма (третий разряд полного произведения) и перенос в четвертый разряд. Таким образом, для выполнения арифметических операций необходимы четыре мультипликатора и два полусумматора.

Модель, схема которой Показана на рис. 11, включает в себя устройства: ввода сомножителей, множительное, суммирующее, индикации произведения и управления.

Ввод двухразрядных множимого и множителя осуществляется коммутаторами D1, D5, D10 и D14, с которых напряжения, соответствующие уровню 0 или 1, подаются на входы множительного устройства, образованного мультипликаторами D2, D6, D11 и D15. Входы мультипликаторов соединены с коммутаторами так, что конъюнкции, получаемые на выходах, равны частичным произведениям разрядов множителя и множимого. Частичное произведение первых разрядов с выхода мультипликатора D2 поступает непосредственно на индикатор первого разряда D4.

Рис. 11. Принципиальная схема модели двоичного мультипликатора.

Обработка остальных частичных произведений . происходит в суммирующем устройстве. Частичные произведения второго разряда множимого на первый разряд множителя на выходе мультипликатора D6 и первого разряда множимого на второй разряд множителя на выходе мультипликатора D11 суммируются полусумматором D7. Выход суммы этого элемента через эмиттерный повторитель D8 связан со входом индикатора второго разряда D9, а выход переноса — через тот же эмиттерный повторитель с одним из входов полусумматора D16. На другой его вход поступает произведение вторых разрядов множителя и множимого с выхода мультипликатора D15. Выходы суммы и переноса полусумматора D16 через эмиттерные повторители D17 соединены соответственно со входами индикаторов третьего и четвертого разрядов D 13 и D 18.

Рис. 12. Модель двоичного мультипликатора: а — монтажная схема; б — панель управления

Лампы накаливания в индикаторах D 4, D 9, D 13, D 18 и коммутаторах D 1, D 5, D 10. D 14 включаются при замыкании коммутатора D 3. Это позволяет либо наблюдать за накоплением полного произведения в процессе ввода множимого и множителя, либо получать окончательный результат уже после их ввода.

Модель (рис. 12) питается от аккумулятора, например НКН-22, НКН-10, или батареи из 6—8 соединенных параллельно элементов 373. В коммутаторах D 3 и D 12 нет лампы накаливания Н2 (см. рис. 7, а и рис. 8, е). Прочие элементы модели не имеют каких-либо особенностей.